在以前的文章里，笔者讨论过为什么您可能要在设计中使用射频(RF)采样数据转换器来处理更高的带宽。这样，无需混频器和本地振荡器的附加电路即可直接在RF频带内运行的数据转换器极富吸引力。此外，该器件还能以不低于4GSPS的速率进行采样。

但是请稍等!您如何才能以那样的速度将数字数据传输到现场可编程门阵列(FPGA)或处理器?要知道，传统的低压差分信号(LVDS)或互补金属氧化物半导体(CMOS)接口不能运行那么快。JESD204B串行化接口较为常用;然而，在接口内以4GHz的速率进行采样的12位转换器可能需要80Gbps的跨通道数据传输速度。这是不小的壮举。它要求高速串行器/解串器(SERDES)收发器与大量线路的完美结合。这加重了该转换器在性能、功率约束和尺寸方面的负担。

但通过抽取技术来降低输入数据速率是有可能的。抽取技术是一种从数据流中消除样本点以降低数据速率的简单技术。图1展示了一项抽取因子为2的操作。该技术会扭曲波形并丢失信息吗?根本不会。信息依然完好。缺点是抽取操作会创建其它图像。一项抽取因子为2的操作将产生以半采样率点(Fs/2)为中心的图像。抽取过程要配套使用数字滤波器以消除这些图像。

一项抽取因子为2的操作功能相当于一个以半速率运行的数据转换器以及一个以半带宽运行的模拟抗混叠滤波器。您还可以将多个抽取因子为2的操作步骤串联在一起，以便将输入数据速率降低到所需的水平。

图1：在时域和频域内的抽取操作

那么，该方法的不利之处是什么呢?数据速率的降低会限制系统的带宽能力。Shannon的采样定理仍然适用。例如，如果一个速率为4GSPS的器件以8作为抽取因子，那么得到的输入数据速率将是500MHz，这可支持250MHz的信号带宽。

另一种有用的数字化特性是具有数控振荡器(NCO)。NCO是可编程的振荡器，能以数字化方式将采集的信号移动到数字基带位置。一种常见的方法是采集RF频带的信号，并用NCO将信号移动到零中频(ZIF)。图2展示了这种方法。信号可被置于任意的RF频率下，并向下移动到已知位置。一旦以0Hz为中心，所需的最大数据速率就只能依信号带宽而定。经验法则是基于运行的RF频率来选择输出采样率，基于最大信号带宽来选择输入数据速率。

图2：NCO下变频运行的示例

ADC12J4000 RF采样模数转换器以4GSPS的采样率运行。该器件使用JESD204B串行化数据接口。它包括最大抽取因子达32的抽取模式，还带有一个NCO。采用抽取技术并配备有NCO，这让您能保持最大输出采样率，同时基于信号带宽要求或处理器的串行化速度限制来降低输入速率。

欢迎下月再度光临，届时笔者将讨论数据转换器混叠如何成为您的朋友。

其它资源

l 观看关于如何用ADC12J4000进行采样并通过抽取技术降低频率的视频。

l 进一步了解适用于高速模数转换器(ADC)的JESD204B接口。

l 查看RJHopper所著“RF采样”博客系列的所有文章。