对信号完整性工程师而言，高速串行链路仿真是功能强大的工具。这些仿真可让设计人员大致了解系统性能预测，使他们在将设计交付耗资巨大的电路板生产之前更容易做出正确决定从而达到设计目标。

TI的WEBENCH®接口设计工具可为串行链路仿真提供简单却具有强大功能的环境。这款基于Web的免费工具可作为快速且方便使用的首要步骤执行工具效力于高速通道分析 —— 对于传统上由已获授权的电子设计自动化(EDA)软件工具进行的分析(更严格更耗时)是一种补充。您可在这篇博客文章里读到更多关于WEBENCH接口设计工具的内容。

这一切听起来很棒，但该工具能给您带来可靠的结果吗?为了回答这个问题，笔者去了实验室，并进行了一些测量。笔者决定使用一个速率为12.5Gbps的线性转接驱动器DS125BR820EVM、一些FR4印刷电路板(PCB)迹线以及具有SMA连接器、适用于背板子系统的分接板。图1展示了笔者的简单设置。一个误码率测试器(BERT)为本次研究充当了发送器及接收器)。

图1：实验室测量设置

首先，笔者用一个四端口网络分析仪测定了所有线缆、连接器和电路板迹线的S参数并保存它们，目的是用来建立通道模型。接着笔者对这些文件进行级联，旨在为前置通道(在设备前面的任何东西)和后置通道(在设备后面的任何东西)创建组合式模型，以便上传到WEBENCH接口设计工具。因为可从该工具访问DS125BR820的输入/输出缓冲器信息规范 — 算法建模接口(IBIS-AMI)模型，所以最后要做的一件事是设置发送器。笔者使用一个泛型IBIS-AMI发送器模型，并将边缘速率和差分输出电压匹配得尽量接近BERT。由于笔者的WEBENCH环境复制了实验室的试验台，因此笔者可为几种不同的设置运行仿真，并观察它们的匹配状况如何。WEBENCH接口设计工具的另一个妙处是它能远程处理仿真，这样笔者就可以在实验室通过自己的笔记本电脑运行它们，无需担心处理能力。

在本次研究中用了两个实例。实例1是在8Gbps的数据速率下使用了第3代PCI Express。实例2是在12Gbps的数据速率下使用了第3代SAS。

实例1的技术参数为：

BERT输出：8Gbps、800mVpp。

通道：在4GHz的前置通道处为〜10dB，在4GHz的后置通道处为〜2dB。

DS125BR820设置：输入均衡器3级、输出振幅5级。

图2：实例1的实验室数据（左）和WEBENCH接口设计工具仿真数据（右）

实例2的技术参数为：

BERT输出：12Gbps、800mVpp。

通道：在6GHz的前置通道处为〜14dB，在6GHz的后置通道处为〜3dB。

DS125BR820设置：输入均衡器4级、输出振幅7级。

图3：实例2的实验室数据（左）和WEBENCH接口设计工具仿真数据（右）

DS125BR820在笔者的系统输出端打开了眼图。图2所示的实例1表明笔者有足够的余量，看来能耐受更多的通道损耗同时使眼图仍能保持开启状态。图3所示的实例2展示了相反的情况：笔者的通道有太多的损耗，在这些运行条件下笔者很可能会看到误码，除非在通道的末端施加其它均衡因素。

如果您未能如笔者一样拥有可上传的S参数测量值，那么您可以简单地输入在给定频率下的预期损耗;WEBENCH接口设计工具将产生与您所需插入损耗相匹配的通用S参数。

设置和运行像这样的仿真大约需要30分钟，产生的结果比实验室测量值更合理且匹配更好。WEBENCH接口设计工具是一种非常有用、基于Web的工具，能帮用户根据自己的应用需求挑选合适的器件。笔者希望您试用一下它!

如果您对WEBENCH接口设计工具有任何建议或意见，欢迎通过登录在下边发表评论来告知我们。